謝承運

台灣大學電子工程所 博士生

就讀年級: 4

研究領域:

研究方向是量子電路的設計自動化和測試。目前的研究主題包括量子電路的實際錯誤模型建立、量子電路的高效率錯誤模擬、量子電路的低成本測試自動產生、量子電路的錯誤減輕技術改良和量子電路近似合成方法。希望未來我的研究能作為連接量子處理器硬體與量子軟體的橋樑。

指導教授：李建模 教授

羅允辰

國立清華大學電機工程學系 博士生

就讀年級:3

研究領域: 我的研究主題為積體電路設計與深度學習，在清華大學電機工程學系就讀期間，我以第一作者成功發表研究成果至頂尖/主要國際會議與期刊，包含ICLR、DAC、ICCAD、ESSCIRC等等，上述成果已提交兩項美國專利申請。我也與其他清大優秀研究團隊合作，共同發表研究成果至半導體頂尖國際會議。此外，我曾榮獲台灣半導體研究中心數位AI晶片特優設計奬。我也非常感激新思科技與聯詠科技提供我獎學金，幫助我在研究上走得更遠。

指導教授：呂仁碩 教授

楊仲萱

國立台灣大學電子工程學研究所 博士生

就讀年級: 四年級

研究領域:

主要研究領域為生物資訊相關演算法之硬體加速數位積體電路與系統設計，例如次世代以及第三世代基因定序資料分析加速。透過找出演算法中可大量平行化的區塊和優化演算法本身使其更為硬體友善化，以設計出最具效率的架構。

指導教授：楊家驤 教授

梁峻瑋

國立台灣大學電子工程學研究所 博士生

就讀年級: 二年級 (博士後選人)

研究領域: 晶片後端設計、實體設計，其中特別關注時序相關的繞線問題。比方說，每個訊號要在特定時間範圍內，到達路徑上的每個點，就是一個常見的問題形式。而研究的背景知識，則是矽光子晶片，也就是底層走電路、上層走光路的一種CMOS矽製程的高良率晶片。這種晶片的特點在高速且大流量，特別適合5G應用場景。

Back-end chip design, physical design. There's a special focus on timing-related routing issues. For example, it's a common problem form for each signal to reach every point on the route within a certain time frame. The background knowledge of the research is about silicon photonics chips, which are high-yield CMOS silicon process chips that use electrical paths on the lower level and optical paths on the upper level. These chips are characterized by high speed and large bandwidth, making them especially suitable for 5G application scenarios.

指導教授：江蕙如 教授

Follow Your Heart

凃智展

美商世坤研究股份有限公司台灣分公司／量化交易研究員

台大電機系學士(2010)，電子所碩士(2013)與博士(2018)，學生時期研究專長為感測器介面類比積體電路設計，曾於台積電以及比利時校際微電子研究中心(2017)交換實習。畢業後任職於瑞昱半導體與聯發科技，從事類比電路設計共五年，經驗涵蓋溫度感測器，無線通訊基頻電路，以及高速類比數位轉換器。

今年六月決定轉換職涯，至美商世坤(WorldQuant)從事量化交易研究員工作。

博士 ╳ 創業

陳奕達

見臻科技股份有限公司／資深高級工程師

陳奕達博士2017年台灣大學電機系畢業，爾後申請台大電子所數位ICS組之逕行修讀博士計劃，並於2023年畢業。陳博士之研究領域包含生醫訊號處理、情感運算、機器學習引擎設計。針對數位IC設計部分，陳博士也曾獲得TSRI優良晶片設計獎、教育部IC設計競賽佳作，與旺宏金矽獎優勝獎。陳博士也曾與合夥人一同創立Home心並且擔任技術長，負責開發平台的演算法與UI/UX之設計，對創業本身也非常有熱情。陳博士現在任職於見臻科技，是一間由台大教授創立的新創公司，目前在見臻科技專注於開發眼球追蹤的晶片。

From Campus to Cadence

周仲韓

Cadence／Principal Software Engineer

Chung-Han Chou received the Ph.D. degree from National Tsing-Hua University in 2016. He was an assistant professor in the department of electronic engineering in Feng Chia University, and he is now a principal software engineer in Cadence. His current research interests include formal verification, clock tree synthesis, power ground IR-drop simulation, multiple-power-mode clock tree synthesis, and ULV designs.